Implementações das operações GDSC em FPGA e Simulink®
Resumo
Este trabalho tem por objetivo realizar a implementação de um conjunto de
operações matemáticas, propostas por Souza (2012), denominadas Generalização
do Método de Cancelamento por Sinal Atrasado – GDSC (da sigla em inglês:
Generalized Delayed Signal Cancelation) as quais podem operar com os vetores
ortogonais alfa e beta, advindos da transformada de Clarke, em que essas
operações são capazes de eliminar as perturbações harmônicas de baixa ordem. A
implementação será dada em um FPGA – Field Programmable Gate Array, de forma
a tratar sinais de uma rede elétrica trifásica e garantir um sinal de saída livre de
perturbações harmônicas, o qual passará por um PLL – Phase Locked Loop, para
estimar um sinal em sincronia com o sinal existente na rede. Ao término, foi possível
realizar a descrição do hardware de forma satisfatória, observado o comportamento
de diversos sinais submetidos ao sistema, além de reforçar a grande capacidade
desse conjunto de operações.
Collections
Os arquivos de licença a seguir estão associados a este item: