| dc.creator | Bezerra, Murilo Mathias Barbosa | |
| dc.date.accessioned | 2024-09-16T20:13:30Z | |
| dc.date.available | 2024-09-16T20:13:30Z | |
| dc.date.issued | 2024-08-27 | |
| dc.identifier.citation | BEZERRA. Murilo Mathias Barbosa; SOUZA, Helber Elias Paz de. Implementações das operações GDSC em FPGA e SIMULINK®. 2024. 21 f. Artigo (Bacharelado em Engenharia Elétrica) Instituto Federal de Educação, Ciência e Tecnologia de Pernambuco, Pesqueira, 2024. | pt_BR |
| dc.identifier.uri | https://repositorio.ifpe.edu.br/xmlui/handle/123456789/1358 | |
| dc.description.abstract | This work aims to implement a set of mathematical operations proposed by
Souza (2012), called the Generalized Delayed Signal Cancelation- GDSC, which can
operate with the alpha and beta vectors derived from the Clarke transform. These
operations are capable of eliminating low-order harmonic disturbances. The
implementation will be done on an FPGA – Field Programmable Gate Array, to
process signals from a three-phase power grid, ensuring an output signal free from
harmonic disturbances. Additionally, a PLL – Phase Locked Loop, will be coupled to
the output of the set to synchronize with the existing network signal. In conclusion, it
was possible to satisfactorily describe the hardware, observing the behavior of
various signals subjected to the system, and reinforcing the significant capability of
this set of operations. | pt_BR |
| dc.format.extent | 21 f. | pt_BR |
| dc.language | pt_BR | pt_BR |
| dc.relation | [1] Bhagyashri, S. Patil. Pawar, V. S. Power Quality Effects on Nonlinear Loads, International
Research Journal of Engineering and Technology (IRJET), 06 de junho de 2017.
[2] ALEXANDER, Charles K. Matthew N. O. Sadiku. Fundamentos de circuitos elétricos, 5°
edição, Porto Alegre: AMGH, 2013, Mc Graw Hill e Bookman. 5.ed.
[3] BARD. Clock Fabric. Youtube, 21 dez. 2017. Disponível em:
<https://www.youtube.com/watch?v=w_FmjOG6kxQ&ab_channel=ClockFabric>. Acesso em
22 jun. 2024.
[4] GARCIA, Flávio Resende, Sistemas Elétricos de Potência, Inepar Capacitores 1996.
[5] Paulo S. B. Nascimento, Helber E. P. de Souza, Francisco A. S. Neves, Member, IEEE, and
Leonardo R. Limongi, FPGA Implementation of the Generalized Delayed Signal Cancelation—
Phase Locked Loop Method for Detecting Harmonic Sequence Components in Three-Phase
Signals, IEEE Trans. Ind. Elect., vol. 60, n. 2, february 2013.
[6] PANAGOS, Adam. The Z-Transform. Youtube, 01 jul. 2014. Disponível em:
<https://www.youtube.com/watch?v=3IllOfXXetA&list=PLdciPPorsHulgKbIuP770TkF4V0vZ3i
1O&ab_channel=AdamPanagos>. Acesso em 22 jun. 2024.
[7] ROCHA, Joaquim Eloir, Qualidade de energia elétrica, Universidade Tecnológica Federal
do Paraná, Curitiba 2016.
[8] SOUZA, H. E. P. Uma Abordagem Vetorial para a Detecção em Tempo Real de
Componentes Harmônicas de Sequência Positiva e Negativa em Sinais Trifásicos.
Orientador: Prof. D.Sc. Francisco A. S. Neves. 2012. 176 p. Tese de doutorado (Pós-
Graduação em Engenharia Elétrica) - Universidade Federal de Pernambuco, Recife, 2012.
[9] BURKE, Tom. Fixed Point Math Library for Verilog. OpenCores. 2019. Disponível em:
https://opencores.org/projects/verilog_fixed_point_math_library. Acesso em 04/08/2022 | pt_BR |
| dc.rights | Acesso Aberto | pt_BR |
| dc.rights | An error occurred on the license name. | * |
| dc.rights.uri | An error occurred getting the license - uri. | * |
| dc.subject | Qualidade | pt_BR |
| dc.subject | Harmônico | pt_BR |
| dc.subject | GDSC | pt_BR |
| dc.subject | Matlab® | pt_BR |
| dc.title | Implementações das operações GDSC em FPGA e Simulink® | pt_BR |
| dc.type | Article | pt_BR |
| dc.creator.Lattes | https://lattes.cnpq.br/5923435917430645 | pt_BR |
| dc.contributor.advisor1 | Souza, Helber Elias Paz de | |
| dc.contributor.advisor1Lattes | http://lattes.cnpq.br/3278243022878251 | pt_BR |
| dc.contributor.referee1 | Gonçalves, Marconni Freitas Barroso Ribeiro | |
| dc.contributor.referee2 | Alcantara, Eurlles Canuto de | |
| dc.contributor.referee1Lattes | http://lattes.cnpq.br/7635381387080045 | pt_BR |
| dc.contributor.referee2Lattes | http://lattes.cnpq.br/4147289631407961 | pt_BR |
| dc.publisher.department | Pesqueira | pt_BR |
| dc.publisher.country | Brasil | pt_BR |
| dc.subject.cnpq | ENGENHARIAS::ENGENHARIA ELETRICA::MEDIDAS ELETRICAS, MAGNETICAS E ELETRONICAS; INSTRUMENTACAO | pt_BR |
| dc.description.resumo | Este trabalho tem por objetivo realizar a implementação de um conjunto de
operações matemáticas, propostas por Souza (2012), denominadas Generalização
do Método de Cancelamento por Sinal Atrasado – GDSC (da sigla em inglês:
Generalized Delayed Signal Cancelation) as quais podem operar com os vetores
ortogonais alfa e beta, advindos da transformada de Clarke, em que essas
operações são capazes de eliminar as perturbações harmônicas de baixa ordem. A
implementação será dada em um FPGA – Field Programmable Gate Array, de forma
a tratar sinais de uma rede elétrica trifásica e garantir um sinal de saída livre de
perturbações harmônicas, o qual passará por um PLL – Phase Locked Loop, para
estimar um sinal em sincronia com o sinal existente na rede. Ao término, foi possível
realizar a descrição do hardware de forma satisfatória, observado o comportamento
de diversos sinais submetidos ao sistema, além de reforçar a grande capacidade
desse conjunto de operações. | pt_BR |
